DIALOG(R)File 352:Derwent WPI

(c) 2002 Derwent Info Ltd. All rts. reserv.

008422834

\*\*Image available\*\*

WPI Acc No: 1990-309835/199041

Semiconductor device for use as digital load element - has depletion

MOSFET whose conduction type of channel region is same as source and gate

NoAbstract Dwg 1/7

Patent Assignee: TOSHIBA KK (TOKE )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No JP 2220474 Kind

Applicat No Date

Kind Date

Week

19900903 JP 8940196 Α

19890222 199041 B

Priority Applications (No Type Date): JP 8940196 A 19890222

Title Terms: SEMICONDUCTOR; DEVICE; DIGITAL; LOAD; ELEMENT; DEPLETED;

MOSFET; CONDUCTING; TYPE; CHANNEL; REGION; SOURCE; GATE; NOABSTRACT

Derwent Class: U12; U13

International Patent Class (Additional): H01L-027/08; H01L-029/78

File Segment: EPI

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03244974 \*\*Image available\*\*

SEMICONDUCTOR DEVICE

PUB. NO.:

02-220474 [JP 2220474 A]

PUBLISHED:

September 03, 1990 (19900903)

INVENTOR(s): NAKAMURA MITSUTOSHI

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

01-040196 [JP 8940196]

FILED:

February 22, 1989 (19890222)

INTL CLASS:

[5] H01L-029/784; H01L-027/088

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 1003, Vol. 14, No. 524, Pg. 44,

November 16, 1990 (19901116)

#### ABSTRACT

PURPOSE: To constitute a digital circuit whose switching characteristic is good by a method wherein the film thickness of a semiconductor film deposited on the surface of an insulator is formed to be smaller than the thickness of a depletion layer formed in a channel region.

CONSTITUTION: When a voltage applied across a source and a gate is OV, a channel is formed at a load element 11. The thickness of a semiconductor film 2 formed on the surface of an insulating layer 1 is formed to be smaller than the thickness of a depletion layer formed in a channel region 19 between a source 13 and a drain 14 of the load element 11. Thereby, it is possible to obtain the load element whose characteristic is the same as that of an ideal load installed in an inverter circuit; when a digital signal in a digital circuit is handled, a high-speed switching operation can be achieved and a signal of a higher frequency can be handled easily.

### m 日本国特許庁(JP)

①特許出願公開

#### 平2-220474 ⑫ 公 開 特 許 公 報 (A)

Mint. Cl. 5

登別記号

庁内整理番号

**科公開 平成2年(1990)9月3日** 

H 01 L 27/088

8624-5F 7735-5F

3 1 1 3 1 1

審査請求 未請求 請求項の数 3 (全6頁)

半導体装置 60発明の名称

> 创特 頭 平1-40196

平1(1989)2月22日 ②出

光 Ħ (72)発 翢

神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究

所内

株式会社東芝 **加出 題 人** 

神奈川県川崎市幸区堀川町72番地

外1名 90代 理 人 弁理士 則近 憲佑

1. 発明の名称

半導体装置

#### 2. 特許請求の範囲

🛈 ソース領域とゲート領域の関への印加電圧 がOVの時にチャネルが形成されているデプレシ ョン型 MOSFET を構成するものにおいて、そのチ ャネルが港成されているチャネル領域の導電型と、 3。 発明の詳細な説明 ソース保峻及びゲート領域を形成する導電型とは 同一の遊位型で構成し、かつソース領域及びゲー ト領域の不純物濃度よりチャネル領域の不純物濃 皮を低くして構成し、前記半導体膜の厚さを算記 チャネル内に形成される空気層の厚さより薄くし たことを特徴とする毕業体装置。

② 半導体膜の厚さを次の式

2 [ + + + | q Na] 1/2

《俎し、N☆は半導体膜の不純物濃度、≠Fは禁止 市中央から置ったフェルミエネルギー、 a は半導 体限の誇電率、gは電子電荷量である。)

で示される寸法以下の厚さで形成したことを特徴 とする錯求項1記載の半導体装置。

P型半導体膜を基体として用い、空乏層の 形成される領域をN-型半導体調で形成し、 ソー ス個域及びゲート領域を N\*型高濃度拡散領域で 形成したことを特徴とする節求項1記載の半導体 致恒.

(発明の目的)

(産業上の利用分野)

本港明は、デジタル回路に用いる食荷素子に好 道な半導体装置に関する。

(従来の技術)

通常、インパータ目的、NAND自動あるいは NOR四路等のデジタル回路では、 N型 MOSPET のみで構成している場合には、負荷素子として、 ディプレッション型のN型 MOSFET が用いられて いる。この種の負荷崇子としては、抵抗、エンハ ンスメント型 MOSFET およびディブレッション型 のN型 ROSPET の三種敷があり、第3回に示す

### 特別平2-220474(2)

ように、抵抗の特性血統91、エンハンスメント型 NOSFET の特性血統92 およびディブレッション型 のN型 NOSFET の特性曲線93は、夫々その電圧電 法特性が異なり、特に、より定電流の食荷瀬子と してはディブレッション型のN型 HOSFET が好ま しいが、理想的な特性曲線94には程違いものであ った。

そのチャネルが形成されているチャネル領域の事態を型と、ソース領域及びゲート領域を形成する事態を登せている。 かつソース領域の基準をはなが一ト領域の不負物機度よりチャネル領域の不執物機度を低くして構成し、その平準体質の序を低くした単磁体をのチャネル内に形成される空泛層の序とした単磁体であれる値であれば野球しい。

# D < 2 [++/qNa] 1/2

〈但し、NAは半導体膜の不能物濃度、≠≠は焼止 帯中央から割ったフェルミエネルギー。 ε は半導 体盤の排電率。 q は電子電荷量である。)

半導体限の厚みDが上記条件を満たす場合、ソース領域の電位が上昇してもチャネル領域の電位はゲート電極によって支配されているために、 器 伝パイアスの影響を受けない。したがって、 ポディ 効果によるしきい値電圧の正方向へのシフトが なくなるので、理想的な特性由線に近付けること

とは困難となる。また、このような特性曲線83であっては、取扱う信号がデジタル信号であるために、スイッチング特性、すなわち、信号波形の立ち上がり立ち下がりが鈍くなると、高い周波数の信号処理が扱い重くなってしまう等の欠点があった。

# (発明が解決しようとする疑疑)

上述したように、従来の半導体装置の欠点を改 良したもので、絶像体の表面に埋被させた半導体 膜の機序をチャネル領域に形成される空乏層の厚 さより得く形成することによって食業子に適け た半導体装置としての特性(定電減額)を理想的 な特性曲線に近付けるよう構成すると共に、ス ッチング特性の良好なデジタル回路を構成可阻な 半導体装置を得ることを目的とする。

#### 【発明の構成】

(銀羅を解決するための手段及びその作用)

本発明は、ソース領域とケート領域の購入の印 加電圧が O V の時にチャネルが形成されているデ ブレッション型 NOSFET を構成するものにおいて、

が可能となる。第3因の曲線21は、本発明による 負荷妻子の負荷特性を示したもので、明らかに理 想的な負荷特性に近いものとなる。

#### (夹筋拐)

以下、本発明の実施例について評額に説明する。 第1回には本発明の半導体装置の原理を説明する 関を所面構成例で示し、第2回に示すようなイン パータ関係に適用した場合について説明する。

 が形成されている。この半導体度2の表面には、 絶縁度15を介してドライブ素子10のゲート電極16 と負荷素子11のゲート電極17とが麓岡して形成され、ゲート電極16はドライブ素子10のソース12及 びドレイン13との間に形成したチャネル領域18に 対向するように配置されていて、ゲート電極17は 負荷素子11のソース13及びドレイン14との間に形 成したチャネル領域19に対向するように配置され ている。

この基本となるSiO,の絶象層1は Si基板20の上に設けられているが、 絶象層1やSi基板20を用いずに、半導体膜2を直接、サファイヤのような絶縁物上に形成する SOS (Silicon-On-Sapphire) 認識で構成してもよい。

尚、このゲート電極17は、負荷電子11のソース13と同電位となるように電気的に接続され、出力電位 Vout となるように構成されている。また、ドライブ素子10のソース12は接地 G N D され、ゲート電極16は入力電位 Vxm、そして、負荷業子11のドレイン14は電源電位 Vobに保持して構成され

えた場合に最大となる。これは、ポアソン方包式  $d^*(x)$  /  $d^*=qN_A$ /  $\epsilon$  を収昇条件(x=D、  $d\neq(x)$  /  $d^*=0$ 、 $\neq=0$ )で無くと、

$$\phi(x) = (q N_A/2 z) D^2 (1-x/D))^2$$

となり、表面(x=O)の電位を、空之層の幅が 最大となる2々gとすると、

$$2\phi_F = q N_A D^2 / 2 \epsilon$$

となるので.

となる。

この優な本発明の半導体装置は、インパータ国路の負荷妻子として用いることにより、第3国中の特性曲線21で示すように、理想的な負荷(特性曲線94)をインパータ国路に設けたと同様な特性を有する負荷妻子が得られる。尚、第3国中に単なる抵抗負荷の特性曲線23と従来のディブレッシェン型負荷妻子の特性曲線93についても比較のた

ている.

特に、この食荷泉子11は、ソース・ゲート間の 印加電圧が0 Vの時にチャネルが形成されている。 そして、絶縁層 1 の表面上に形成されている半導 体膜 2 の厚さが食荷素子11のソース13及びドレイ ン14との間のチャネル領域19に形成される空乏層 の厚さより稼く形成されている。この関係は、早 準体膜 2 の厚さ D が、

$$D = 2 \left[ \epsilon \phi_{F} / q N_{A} \right]^{1/3}$$

(但し、NAは半導体膜の不純物濃度、サッは禁止等中央から関ったフェルミエネルギー、 € は半導体膜の誘電率、 द は電子電荷量である。)で示される寸法以下の関係を調足するように形成されている。

めに示した。このことは、デジタル回路における デジタル信号を扱う場合、そのスイッチング特性 が良好となることから、高速なスイッチングが可 飽となり、より周波数の高い信号も容易に取扱う ことができるのである。

次に、本発明の半導体装置をインバータ西熱工程に設けた負荷素子として構成した場合の製造工程について第4回を用いて製明する。先ず、第4回について第4回を用いて製明する。先ず、第4回に入び、第4回に1かり、1000人間は、1000人間は、1000人間は、1000人間は、1000人間は、1000人間は、1000人間は、1000人間は、1000人間は、1000人間は、1000人間は、1000人間は、1000人間は、1000人間は、1000人間は、1000人間は、1000人間は、1000人間は、1000人間に、

### 特爾平2-220474(4)

一ト酸化膜34を設けるため、酸化雰囲気中で処理 する熱酸化法により \$00人程度の酸化酸層を形成 する。 そして、第4図(c)に示すように、このゲ ート酸化酸34上にレジスト膜35を設け、このレジ スト版35の负荷業子を形成するための部分には、 所定のパターンの開孔36を形成し、P型単結晶シ リコン成33内にリン (P)(N型導電型を形成する ための不純物)をしまい値制御によりイオン注入 してN型不執物領域37を形成する。N型不執物領 城37を形成した後、レジスト膜35は除去し、ゲー ト酸化尿34の表面に、 第4回(d)に示すように、 CVD法により 3,500入程度の厚さに多結品シリ コンを堆積して多粒品シリコン膜38を形成し、こ の多結品シリコン数38上のドライブ楽子領域の上 にのみレジスト級19で被殴し、このレジスト概39 の被殴していない部分に、N型導電型を形成する ための不執物であるリンをイオン注入してN型多 結晶シリコン領域40を形成する。そして、レジス ト版39は削除し、次に、第4回(e)に示すように、 新たにレジスト版41を形成されたN型多結晶シリ

コン領域40の上にのみ被膜して、レジスト殴41の 社良していない部分に、P型導電型を形成するた めの不純物であるホウ浴をイオン注入してP型多 航品シリコン倒域42を形成する。そして、レジス ト成41は除去し、新たにゲート電極領域形成用の レジスト膜43をN型多結品シリコン領域40及びP 型多結系シリコン領域42に被威し、 第4因(4)に 示すように、RIB技術を用いて多結品シリコン 煎 (40, 42) セパターニングする。その後、パタ ーニングされたレジスト膜43を残したまま、レジ ストプロック法を用いて、多結品シリコン取32で ある平準体験内にN型道電型を形成するための不 輪物であるひ溝(As)をイオン注入して、 類4 図(g) に示すように、ドライブ素子と負費素子の ソース・ドレインに相当する部分にN型高濃度不 純物領域44を形成し、最後にレジスト数43を除去 し、ドライブ素子のゲート電極45と食資業子のゲ ート電極46を露出して、 第4回(h)に示すように。 配益47、保護護48等を設けて基本的な構造の製造 工程は完了する。

この時の負荷滑子の具体的な形状パラメータは、 N型不能物質域37のピーク不能物濃度Na:

1 × 10" cs-3

半退体膜の厚さ : 1,000人

鉄止春中央から割ったフェルミエネルギー≠₽:

-0.348V (at 300K)

半導体膜の誘電率 a : 1.03594×10<sup>-34</sup> F/cm

世子電荷量 q : 1.60218×10⁻¹° (C)

尚、他の形状パラメータは、

N型高濃度不純物領域44のピーク不純物濃度 :

1 × 10° ca -2

N型ゲート電極45の不純物温度 : 1×10<sup>20</sup> cm<sup>-2</sup>

N型ゲート電機45の厚さ : 3,000人

である.

上述した支施例では、ゲート電極45、46にアルミニウムを用いたが、タングステン・モリブデン等の高額点金属でもよい。また、負荷妻子のチャネル部にP型不利物領域が存在してもよい。

このようにして得られたインパータ回路は、食 複煮子が埋却的な食荷特性、すなわち埋想的な定 電波製に近い電流電圧特性を有するので、高速な スイッチング信号を扱うことができる。

#### (発明の効果)

以上、上述したように、本発明によれば、理想的な定電池部に近い電池電圧特性を有する半導体 装置を構成できるので、デジタル国路での負荷業 子に適用することによって、高速な信号処理が可能となり、ひいては優れた高速化集積回路を構成できるなどの値れた効果を発揮できる。

#### 4. 国面の簡単な説明

第1回は本発明の半導体装置の原理を説明する 構成新函数、第2回は本発明の半導体装置を適用 したインパータ回路の回路器、第3回は本発明の 効果を説明する特性曲線器、第4回は本発明の一 実施制の半導体装置の製造工程を示す工程器、第 5回は健来の半導体装置の新函数である。

1 ··· SiO. の絶縁層。 2 ··· SiO 半導体膜。

10…ドライブ妻子。 11…負荷妻子。

12…ソース、

13…ドレイン(ソース)、


14…ドレイン、


15… 純果頭、

# 特別平2-220474(5)


16…ドライブ兼子のゲート電極、 17…負荷兼子11のゲート電極、 18…ドライブ兼子のチャネル領域、 19…負荷兼子のチャネル領域、 20… S1基板。


代理人 并理士 則 近 篷 佑 丙 松 山 九 之





**生 2 科** 





# 特開平2-220474(6)

